The project in SystemVerilog
Rasmda raqamlar kiriting: