Kirish I nazariy qism

Loyihani himoyalash vositasi
Cyclone III LS chiplarining loyihani himoyalovchi quyidagi vositalari mavjud:

• 
  Konfiguratsiyani himoyalashda energiyaga bog’liq kalitli 256-bitli kengaytirilgan shifrlash standartidan(AES) foydalaniladi.
  
• 
  O’rnatish mexanizmi arxitekturasi Quartus II dasturida loyihanibo’lish jarayoni uchun optimallashtiriladi
  
  • 
    Loyihani bo’lish jarayoni loyiha bo’limlari orasidagi fizik va funksional izolyatsiya bo’lib hisoblanadi.
    
• 
  JTAG portini taqiqlash imkoniyati
  
• 
  Xatoliklar detektori(ED)ning siklik indikatori:
  
  • 
    Har ED siklda indikatsiyani o’tish yoki o’tmasligini beradi.
    
  • 
    Operativ xotira(CRAM) konfiguratsiyasi bitlarining to’satdan yoki ataylab o’zgarishini ko’rsatilishini beradi.
    
• 
  Ichki CRAM xotira va AES kalitdagi FPGA mantig’ini o’zida saqlovchi tashlab yuborish uchun qayta o’rnatishni bajarish imkoniyati.
  
• 
  Ichki generator holatni boshqarish va tizimni kuzatib boorish imkonini beradi.
  

Tizim integratsiyasining oshishi

• 
  Xotiraning mantiqqa va ko’paytiruvchilarning mantiqqa munosabatining oshishi.
  
• 
  Kichik va o’rtacha zichlikdagi chiplar uchun ko’p sondagi I/Olar.
  
  • 
    Signalning butunligini qoniqtirish uchun I/Oning chiquvchi kuchlanishi tezligini oshishini sozlash
    
  • 
    LVTTL, LVCMOS, SSTL, HSTL, PCI, PCI-X, LVPECL I/O standartlarini, LVDS(BLVDS), LVDS, mini-LVDS, RSDS va PPDS shina standartlarini qo’llab quvvatlash.
    

Cyclone III oilasining arxitekturasi. Cyclone III oilasi zichligi, xotirasi, o’rnatilgan ko’paytirgichi va I/O optsiyasi bo’yicha o’zgartiriladigan portativ qo’llash uchun optimallashtirilgan belgilangan buyurtmali vositalarga ega. Cyclone oilasi odatda katta loyihalarda foydalaniluvchi I/O protokolli va tashqi xotirali ko’p sondagi interfeyslarni qo’llab quvvatlaydi.
Quartus II dasturiy muhiti va parametrlashtirilgan IP yadrosi Cyclone III oilasidagi protokollar va interfeyslardan foydalanishni osonlashtiradi.